Lehrstuhl für Technische Informatik
Projekte

Projekte

Laufende wissenschaftliche Projekte

Identifikation und Test von anfälligen Komponenten unter Prozessvariationen

DFG-Projekt im Rahmen des Paketantrags Realtest (zweite Förderperiode).

Zusammenfassung: Nanoelektronische Schaltungen und Systeme sind zunehmend von massiven statistischen Prozessvariationen betroffen. Um weiterhin einen stabilen Betrieb zu gewährleisten, müssen sie robust ausgelegt, d.h. mit Fehlerschutzmechanismen auf unterschiedlichen Ebenen versehen sein. Im Rahmen des geplanten Vorhabens sollen Methoden entwickelt werden, welche die Anfälligkeit von Systemen gegenüber Prozessvariationen analysieren. Dabei sollen besonders kritische, d.h. fehleranfällige Komponenten identifiziert werden, auch unter der Berücksichtigung von Fehlerbehandlung, die gegebenenfalls auf Systemebene bereits vorgenommen wird. Die Ergebnisse dieser Analyse können zur Steuerung von robustheitsoptimierenden Maßnahmen verwendet werden. Es sollen vielmehr Testmustergenerierungsansätze (ATPG) für die ermittelten fehleranfälligen Komponenten entwickelt werden. Dabei sind im Allgemeinen hochkomplexe ATPG-Instanzen mit einer Vielzahl von Nebenbedingungen zu lösen (Multi-Constraint-ATPG).

Test und Diagnose in Nanoscale-Technologien

DFG-Logo

DFG-Projekt (zweite Förderperiode).

Zusammenfassung: Neuartige Defektmechanismen stellen nach wie vor eine Herausforderung bei der Fertigung von Schaltungen in Nanoscale-Technologien dar. In diesem Forschungsvorhaben werden Test- und Diagnosemethoden für Nanoscale-Schaltungen entwickelt und optimiert. Im Vergleich zur ersten Förderperiode verschiebt sich dabei der Schwerpunkt der Untersuchungen von statischen hin zu dynamischen Effekten, zur Analyse von Stromverbrauch und von Test- auf Diagnoseverfahren. Während in der ersten Förderperiode vor allem resistive Kurzschlüsse betrachtet wurden, werden nun Fehlersimulations-, Testmustergenerierungs- und Diagnoseverfahren für Unterbrechungsdefekte und Power Droop entwickelt werden. Ausgehend von einer allgemeinen Modellierung wird die SAT-Technologie zur effizienten Behandlung von komplexen Defektmechanismen eingesetzt und dabei auch entsprechend angepasst. Des Weiteren untersuchen wir, inwiefern durch übermäßig anspruchsvolle Testverfahren unerwünschterweise defektfreie Schaltungen aussortiert werden könnten (Overtesting).

Projektseite der erste Förderperiode (in Freiburg)

Probabilistische Test- und Diagnosemethoden für Neue Technologien

DFG-Projekt zur Intensivierung der bilateralen Zusammenarbeit mit Professor John P. Hayes, University of Michigan in Ann Arbor

Nichtdeterminismus und probabilistische Aspekte spielen bei neuen Schaltungstechnologien eine fundamentale Rolle. So verarbeiten etwaQuantenschaltkreise die Information in Form von Qubits (Quantum Bits), die inhärent probabilistisch sind. Gleichzeitig werden ältere Konzepte wie das Stochastic Computingwieder aufgegriffen, da sie gegenüber konventionellen Berechnungsmodellen Vorteile im Bezug auf Flächenbedarf oder Energieverbrauch bieten könnten. Im Rahmen des kooperativen Forschungsvorhabens sollen Test- und Diagnosemethoden für die allgemeine Klasse von probabilistischen Schaltungen entwickelt und systematisch untersucht werden, wobei Quantenschaltkreise und stochastische Schaltkreise als spezielle Ausprägungen dieser Klasse im Fokus stehen.

Trustworthy Manufacturing and Utilization of Secure Devices

EU-geförderte COST Action (IC 1204)

Hardware security is becoming increasingly important for many embedded systems applications ranging from small RFID tag to satellites orbiting the earth. Its relevance is expected to increase in the upcoming decades as secure applications such as public services, communication, control and healthcare will keep growing.  The vulnerability of hardware devices that implement cryptography functions (including smart cards) has become the Achille’s heel in the last decade. Therefore, the industry is recognizing the significance of hardware security to combat semiconductor device counterfeiting, theft of service and tampering. 

This COST action aims at creating a European network of competence and experts on all aspects of hardware security including design, manufacturing, testing, reliability, validation and utilization. The network will play a key role in developing solutions responding to the hardware security challenges, hence strengthening the position of Europe in the field.

COST-Action-Webseite

Synthese- und Verifikationsverfahren für Topologische Quantenschaltungen

Gemeinsames Projekt mit Prof. Kae Nemoto und Prof. Simon Devitt, NII Tokyo, gefördert durch die lBayerische Forschungsallianz

Quantenschaltungen nutzen quantenmechanische Eigenschaften bestimmter physikalischer Systeme wie Superposition und Verschränkung (Entanglement) aus, um massiv-parallele Berechnungen durchzuführen. Sie ermöglichen polynomielle Algorithmen für Probleme, für welche in konventionellen Berechnungsmodellen lediglich ineffiziente Algorithmen mit asymptotisch-exponentieller Laufzeit bekannt sind. Während kleine Quantenschaltungen mit einer einstelligen Anzahl von Qubits (Quantum Bits) experimentell demonstriert werden konnten, stellt die Skalierbarkeit von Quantenschaltungen ein bislang ungelöstes Problem dar. Die zentrale Schwierigkeit ist die starke Anfälligkeit solcher Schaltungen für Rauschen und Dekohärenz, die den Einsatz von speziellen Quantenfehlerkorrektur-Verfahren erfordert. Topologische Quantenschaltungen basieren auf einer dreidimensionalen Anordnung von Qubits im sog. Topological Cluster, welche den Einsatz von aktuellsten fehlererkennenden Kodierungen (Topological Quantum Codes) ermöglicht. Dieser Ansatz erlaubt prinzipiell die fehlertolerante Umsetzung von größeren Quantenschaltungen. Das langfristige Ziel des Vorhabens ist die Entwicklung von automatischen Verfahren, die für einen komplexen Quantenalgorithmus eine Implementierung im Topological Cluster finden (Synthese) und die Korrektheit einer gegebenen Implementierung überprüfen (Verifikation).

Advanced Defect Modeling and Mitigation for Nanoelectronic Digital Circuits

LIRMM
BFHZ

Gemeinsames Projekt mit LIRMM Montpellier, gefördert durch das Bayerisch-Französische Hochschulzentrum(BFHZ)

Zusammenfassung: Integrierte elektronische Schaltungen sind aus Produkten wie Mobiltelefonen, PCs oder TV-Geräten nicht wegzudenken. Sie spielen auch in sicherheitskritischen Feldern wie Automotive, Aerospace, Transport, Industriefertigung und Gesundheitswesen eine entscheidende Rolle. Der Weltmarkt für Mikroelektronik kann von keiner nationalen Volkswirtschaft ignoriert werden. Eine integrierte elektronische Schaltung ist ein komplexes miniaturisiertes Objekt, welches aus Milliarden von Transistoren besteht, deren Abmessungen im Mikrometer-, und heutzutage zunehmend im Nanometer-Bereich liegen. Die Fertigung solcher nanoelektronischer Schaltungen ist eine signifikante technologische Herausforderung. Daher muss die Schaltungsqualität nach der Fertigung verifiziert werden, um die Funktionalität und die Performanz der Schaltung zu garantieren. Das beantragte Forschungsvorhaben beschäftigt sich mit dem Fertigungstest, welcher der Sicherung der Schaltungsqualität dient. Im Rahmen des Vorhabens wird eine detaillierte elektrische Analyse von unterschiedlichen Ausfallmechanismen einer integrierten Schaltung durchgeführt. Das besondere Augenmerk liegt dabei auf Effekten im Zusammenhang mit dem Stromversorgungs-Verteilungsnetzwerk (Power Distribution Network) einer Schaltung. Aus den Ergebnissen der elektrischen Analyse werden neue Defektmodelle erstellt. Auf ihrer Basis werden neuartige Algorithmen zur Simulation von Defekten und zur automatischen Generierung von Eingabemustern für den Fertigungstest entwickelt und in Software-Werkzeugen umgesetzt.

Test and Verification of Nanoscale Digital Circuits

Humboldt

Professor John P. Hayes, University of Michigan in Ann Arbor

Ein Humboldt-Forschungspreis wird an herausragende ausländische Wissenschaftler vergeben, um ein selbst gewähltes Forschungsvorhaben in Deutschland durchzuführen. Dabei kann der Preisträger die deutschen Fachkollegen, mit denen er kooperieren möchte, selbst festlegen. Die Nominierung von Professor Hayes für den Humboldt-Forschungspreis erfolgte an der Universität Freiburg. Im Jahr 2011 wird er einen Teil des Preises für gemeinsame Arbeiten mit der Universität Passau verwenden.

Zusammenfassung: The research project is proposed to investigate the problems of testing and verifying advanced digital circuits characterized by nanometer-scale components. These include very high-density silicon integrated circuits so-called systems-on-a-chip (SOCs) as well as quantum circuits, and other novel, non-classical technologies. The planned research will focus on devising efficient techniques for modeling defects due to physical causes, and errors made in the design process, along with related methods for test generation, fault simulation, and circuit synthesis.

Technologietransfer

Kompetenzzentrum Passau für Pervasive Computing und Embedded Systems

Gefördert durch das Europäische Fond für Regionale Entwicklung (EFRE)

Das Projekt wurde vom Lehrstuhl für Eingebettete Systeme initiiert und wird vom Lehrstuhl für Technische Informatik weiter geführt.

Abgeschlossene Projekte (in Freiburg)